對系統(tǒng)開發(fā)展設(shè)計工程師而言,要能同時兼顧IC設(shè)計、封裝與印刷電路板(PCB)系統(tǒng)層級的設(shè)計,相當困難,也需要花更多時間一一了解。這并不表示
PCB設(shè)計工程師能力不足,而是這三領(lǐng)域各有不同的專業(yè)知識--隔行如隔山--要能通盤了解并設(shè)計出初步的系統(tǒng),可能得花上一段時間。
IC設(shè)計、封裝與PCB系統(tǒng)設(shè)計都有標淮規(guī)范可依循,且業(yè)者都針對自己的「強項」推出設(shè)計工具,以方便設(shè)計者設(shè)計其系統(tǒng)。然而這樣的設(shè)計工具由于只針對IC設(shè)計進行,因此PCB系統(tǒng)設(shè)計工程師在設(shè)計時,仍須針對IC、封裝與PCB系統(tǒng)的接腳路徑進行規(guī)劃,而IC設(shè)計與封裝領(lǐng)域?qū)CB系統(tǒng)設(shè)計工程師來說猶如一堵高墻,要讓每個階段的接腳路徑設(shè)計都順利完成,將曠日費時,產(chǎn)品上市時間將因而拉長。
有鑒于此,Xpedition Package Integrator軟件流程,協(xié)助PCB設(shè)計工程師順利進行系統(tǒng)設(shè)計。Xpedition Package Integrator可該解決方案可確保IC、封裝和PCB三者間接腳路徑的規(guī)劃是相符的,且其精簡設(shè)計工具可以讓設(shè)計工程師在IC、封裝與PCB的接腳位置、走線方式,都可快速且輕松的完成。
采用虛擬晶片模型概念,實現(xiàn)IC到封裝協(xié)同優(yōu)化的PCB系統(tǒng)設(shè)計軟件,可加快設(shè)計時程。
換句話說,透過這種協(xié)同設(shè)計的方式,設(shè)計工程師只要在系統(tǒng)頁面上,簡單的畫出各接腳間的走線方式,軟件就可迅速將呈現(xiàn)正確的走線與接腳對應(yīng),工程師無須在一團混亂中,慢慢對應(yīng)、找尋IC到封裝、封裝到PCB正確的接腳與走線。
如此一來,不僅可以讓設(shè)計工程師快速優(yōu)化互連路徑,還可減少PCB所需的層數(shù),進而降低封裝基底和 PCB成本。該設(shè)計軟件能實現(xiàn)這樣的便利性,是由于該軟件整合各家IC設(shè)計、封裝廠與PCB業(yè)者的產(chǎn)品相關(guān)資訊與檔案格式。
更重要的是,解決了PCB設(shè)計工程師遭遇的難題之后,設(shè)計工程師將可加速系統(tǒng)設(shè)計時間。就難度較低且簡單的PCB系統(tǒng)設(shè)計為例,過去工程師平均得花兩周時才能完成設(shè)計,而Xpedition Package Integrator軟件流程可將設(shè)計時間縮短至5~10分鐘。
深圳宏力捷推薦服務(wù):PCB設(shè)計打樣 | PCB抄板打樣 | PCB打樣&批量生產(chǎn) | PCBA代工代料